123
Cadence Incisive

Cadence Incisive

ASICの設計と検証のためのSystem Verilog、Verilog、VHDL、SystemC HDLシミュレーター

ウェブサイト:

カテゴリー

LinuxのCadence Incisiveの代替

gEDA Project

gEDA Project

gEDAプロジェクトは、電子設計自動化ツールの完全なGPLのスイートとツールキットを作成し、作業を続けています。
Scriptum

Scriptum

Scriptumは、VHDLおよびVerilog設計に特化した無料のテキストエディターで、WindowsおよびLinux上で動作します。複数のドキュメントウィンドウインターフェイスをタブページと組み合わせて使用​​すると、VHDL、Verilog、およびその他の言語ファイルを編集するための滑らかな環境が提供されます。
ModelSim
Synopsys VCS